eMMC（Embedded MultiMediaCard）是目前嵌入式设备中最常用的存储方案之一。相比裸NAND Flash，eMMC内部集成了控制器，对外提供标准接口，开发者无需操心坏块管理、ECC校验等底层细节，大大降低了软件复杂度。

但硬件设计上，eMMC的引脚定义和布局布线仍有不少讲究。今天我们就来系统梳理一下eMMC的各个信号及其设计要点。

一、eMMC电源

eMMC有两路主要电源：

• VCC（Core电源）：3.3V，给内部Flash和控制器供电。

• VCCQ（I/O电源）：1.8V，给CMD、DAT、DS等I/O口供电。

有一个特殊做法：如果强制eMMC跑在DDR50模式，VCCQ可以使用3.3V，与VCC共用一路电源，从而省掉一颗1.8V LDO。但这样做会降低数据传输速度，牺牲性能，一般不推荐。

此外，还有一个 VDDi 引脚，是eMMC内部LDO的外挂电容引脚，需要外部接电容到地。

二、时钟信号（CLK）

时钟由主芯片提供给eMMC，作为系统的同步时钟，最大频率为200MHz。

PCB设计要点：

• 时钟信号两侧做好包地，尤其对两层板，有助于抑制EMI。

• 如果时钟信号质量不佳（如过冲导致EMI问题），可在原理图中预留RC滤波电路。

三、CMD信号

CMD是双向信号。上电时主芯片发送命令，eMMC通过CMD返回响应。

设计注意：

• CMD是否需要外部上拉？JEDEC规范有明确规定，成熟的主芯片内部通常会处理好上拉。如果某款eMMC颗粒要求外加，通常是颗粒自身问题，但在必须使用该颗粒的情况下，仍需加上外部上拉。

四、Data信号（DAT0~DAT7）

共8根双向数据线，每根都带有CRC校验。如果通信出现问题，日志中通常会报CRC Error。

设计注意：

• 原理图上可以考虑预留串联电阻（阻值根据走线质量和平台决定）。

• 数据信号是否需要等长？要求不高，一般不用刻意绕长。部分平台建议CLK和DS相对于Data的skew控制在7mm以内，通常走线自然满足，无需额外绕等长。

五、DS信号（Data Strobe）

DS信号由eMMC参考CLK生成，方向为 eMMC → 主芯片。仅在 HS400 模式下需要，如果使用HS200，DS甚至可以完全不接。

思考题：为什么HS400需要DS信号？

HS200是SDR模式，只在时钟上升沿采样数据。HS400是DDR模式，时钟上升沿和下降沿都采样，对时钟信号的skew要求极高。

答案：在主芯片从eMMC读取数据时，使用DS信号作为参考，可以抵消时钟信号路径长带来的skew，保证双沿采样的准确性。

延伸思考：DS和DDR（DRAM）的DQS信号类似吗？

是的，机制几乎一模一样。

• DDR（DRAM）读操作：DRAM发出DQS给控制器，DQS与DQ边沿对齐，控制器用DQS采样DQ。

• eMMC HS400读操作：eMMC发出DS给主芯片，DS与Data边沿对齐，主芯片用DS采样Data。

两者都是源同步时钟方案，用于消除传输路径延迟的影响。

六、RST_n信号

硬件复位信号，低电平复位，高电平正常工作。设计时注意与其他电源的时序配合。

七、原理图设计注意事项汇总

八、PCB设计注意事项汇总

九、案例分析：低温开机异常

某平台在低温环境下开机容易出现异常，日志分析怀疑是Data信号通信问题。

排查思路：

1. 软件方面：尝试调整数据信号的驱动能力（drive strength）。

2. 硬件方面：在规格范围内适当抬高VCCQ（如从1.8V提高到1.9V），观察问题是否改善。

3. 如果PCB走线不规范，有改板机会时优先优化信号走线。

这个案例说明，eMMC的稳定性不仅取决于颗粒本身，还与电源质量、信号完整性密切相关。

十、总结

eMMC设计并不复杂，但细节决定成败。希望这篇指南能帮你少踩几个坑，顺利搞定存储接口设计。