做存储硬件设计的朋友，一定绕不开UFS（Universal Flash Storage）。从UFS 2.0到UFS 4.0，电压、时钟、信号定义都在变化，稍不注意就会踩坑。

今天这篇文章，带你全面梳理UFS的Pin定义和设计中的常见注意事项，建议收藏备用。

一、UFS电压配置：最容易搞混的地方

不同版本的UFS，供电电压差异很大。先上一张总表：

电压说明

• UFS 2.x：主电源VCC为3.3V，保留VCCQ2=1.8V。只有UFS 2.0需要三路供电（VCC、VCCQ、VCCQ2全部使用）。

• UFS 3.0及以上：主电源降至2.5V，取消了VCCQ2引脚，仅需VCC（2.5V）和VCCQ（1.2V）。

电源配置举例

• 使用UFS 4.0颗粒：VCC1~VCC10供2.5V，VCCQ1~VCCQ8供1.2V，VCCQ2_1~VCCQ2_8悬空。

• 使用UFS 2.0颗粒：VCC1~VCC10供3.3V，VCCQ1~VCCQ8供1.2V，VCCQ2_1~VCCQ2_8供1.8V。UFS 2.0是唯一需要三路电源的版本。

如果做兼容设计，换颗粒时一定要注意电压配置，否则可能烧毁芯片。

二、UFS时钟信号

• UFS 2.0 ~ UFS 3.1：参考时钟一般为26MHz（部分平台可能用38.4MHz）。

• UFS 4.0：参考时钟提升至52MHz，由平台SoC提供。

设计注意事项

• 原理图：建议预留时钟测试点，便于调试时测量时钟信号质量。

• PCB设计：

• 做好阻抗控制，通常单端阻抗建议40Ω（以平台设计指导为准）。

• 时钟信号走内层，上下左右立体包地。

• 走线总长度不要超过平台要求的上限。

三、UFS复位信号

UFS的硬复位信号（RST_n）用于上电时序控制：低电平复位，高电平正常工作。

设计注意事项

• 原理图：可以预留一个小电容（非必需），用于优化信号质量。

• PCB设计：复位信号同样要做好包地处理。

四、UFS数据信号

UFS标配2个Lane，但UFS 2.0和UFS 2.1可以向下兼容1 Lane。数据信号定义如下：

关键注意事项

原理图设计时，务必注意IN/OUT方向：

• UFS颗粒端的 IN 要接平台SoC的 OUT

• UFS颗粒端的 OUT 要接平台SoC的 IN

• 接反会导致通信失败。

PCB设计

• 信号优先走内层。

• 做好上下左右立体包地。

• 差分阻抗通常要求90Ω（以平台指导为准）。

五、VDDI、VDDIQ、VDDIQ2 信号

这三个引脚是UFS内部LDO的外挂电容引脚。由于芯片内部集成大电容成本高，因此需要外部电容来稳定内部电源。

注意事项

• 是否挂电容以及电容值：以具体颗粒的规格书为准（不同品牌、型号可能有差异）。

• 电容必须靠近UFS颗粒放置，否则滤波效果大打折扣，可能导致UFS内部电源不稳定，引发重启等问题。

六、Charge Pump 相关引脚（C-/C+、CPOUT1/CPOUT2）

这些引脚用于UFS内部的电荷泵功能，目的是产生低电压内核电源。部分存储设备可能需要，但实际设计中较少用到。

• 通常做法：预留位置，不上件。

• 如果颗粒要求使用：按照手册要求接上电容即可。

七、RFU 引脚

RFU（Reserved for Future Use）：必须悬空，不要连接任何网络。

八、VFS 引脚

VFS（Vendor-Specific Function）：颗粒厂商的特殊用途引脚，应用端一般悬空。

• 如果有特殊调试需求，可以与颗粒厂商确认后，预留测试点（例如用于UART调试）。

总结：UFS设计核心要点

UFS设计并不复杂，但细节决定成败。希望这篇指南能帮你避开常见陷阱，顺利搞定UFS硬件设计。

如有疏漏，欢迎在评论区指正讨论！