新闻动态/
NEWS
技术盛宴，再续华章 | 北京淼森波亮相EMCMAX2026上海站，邓老师精彩开讲！
2026-07-07 16:23:36
高速信号完整性设计，从理论到实践的深度碰撞2026年5月30日，EMCMAX2026第十四届电磁兼容（EMC）实践与应用技术研讨会——上海站在上海中庚聚龙酒店圆满落幕。北京淼森波信息技术有限公司作为行业重要的技术力量，不仅深度参与了本次盛会，公司创始人邓老师更受邀登台，为现场数百名工程师带来了一场题为《高速信号完
技术盛宴，满载而归 | 北京淼森波亮相EMCMAX2026青岛研讨会
2026-07-07 16:11:27
入行业前沿，共绘EMC发展新篇章2026年4月25日，EMCMAX2026第十四届电磁兼容（EMC）实践与应用技术研讨会在青岛证大喜玛拉雅酒店成功举办。本次大会由电磁兼容（EMC）实践与应用基地、电磁兼容工程师网、国家海洋设备质量检验检测中心（山东）等机构联合举办，汇聚了国内EMC领域的顶尖专家、学者与广大工程师。北京淼森波信息
高速接口与光电测试技术峰会在 淼森波实验室 成功举办
2025-12-23 08:23:58
10 月 23 日，高速接口与光电测试技术峰会在中关村科学城 AI 数字能源产业园顺利收官！峰会荟聚淼森波、泰克科技、艾飛思、玄紫科技、安立、唯亚威通讯等十余家头部企业之高层与首席技术专家，秉持“聚焦前沿、共促创新”之主旨，就高速实时示波器平台、AI消费级高速接口标准演进、AI算力芯片互连可测试性设计、AI存储服务器
技术文章/
Technical articles
MIPI CSI C-PHY接口详解及设计注意事项，一文读懂！
2026-07-15 16:37:30
摄像头接口是嵌入式硬件设计中的高频话题，而MIPI CSI（Camera Serial Interface）更是手机、平板、安防、车载等设备的标配。其中C-PHY作为MIPI物理层的一种，因其独特的编码方式和更高的带宽效率，正被越来越多的高端方案采用。今天我们就从框图、工作模式、编码原理到PCB设计，把CSI C-PHY彻底讲清楚。一、CSI C-PHY的基本
UFS Pin定义及设计注意事项，一篇讲透
2026-07-15 16:33:17
做存储硬件设计的朋友，一定绕不开UFS（Universal Flash Storage）。从UFS 2.0到UFS 4.0，电压、时钟、信号定义都在变化，稍不注意就会踩坑。今天这篇文章，带你全面梳理UFS的Pin定义和设计中的常见注意事项，建议收藏备用。一、UFS电压配置：最容易搞混的地方不同版本的UFS，供电电压差异很大。先上一张总表：UFS版本VCCVC
LPDDR3到LPDDR6电压大全，一文讲透！
2026-07-15 16:12:57
做DDR硬件设计、测试验证的朋友，一定被各种电压搞得头大：VDD1、VDD2、VDDQ、VPP……不同代际、不同速率下电压还不一样，稍不留神就容易踩坑。今天这篇文章，一次性把LPDDR3到LPDDR6的电压整理清楚，顺便把非Low Power的DDR电压也列出来。建议收藏，以后查电压不用到处翻手册。一、LPDDR3 ~ LPDDR6 电压总表电压名称LPDDR3
eMMC Pin定义及设计注意事项，一篇讲透！
2026-07-15 15:29:18
eMMC（Embedded MultiMediaCard）是目前嵌入式设备中最常用的存储方案之一。相比裸NAND Flash，eMMC内部集成了控制器，对外提供标准接口，开发者无需操心坏块管理、ECC校验等底层细节，大大降低了软件复杂度。但硬件设计上，eMMC的引脚定义和布局布线仍有不少讲究。今天我们就来系统梳理一下eMMC的各个信号及其设计要点。&n
DDR5 & HBM2/2E AI 加速卡测试：2.5D 封装 SI/PI 协同完整验证方案
2026-06-26 13:54:03
一、背景概述AI 大模型训练、推理加速卡普遍采用2.5D 中介层 Interposer 封装架构，单卡集成 HBM2/HBM2E 堆叠高带宽显存 + 板载 DDR5，是算力带宽核心载体。HBM2/2E 速率最高 3.2Gbps/pin，堆叠 8/12 层内存，通过 TSV 硅通孔 + 中介层微凸块互联；板载 DDR5 最高 7200MT/s，并行多颗粒布线密集。2.5D 封装带来独有的多层级
AI 加速卡 LPDDR5 信号完整性测试：高带宽内存接口眼图与时序全维度挑战
2026-06-26 13:50:22
一、行业背景：AI 算力板卡 LPDDR5 核心架构特性AI 训练 / 推理加速卡普遍搭载LPDDR5/LPDDR5X FBGA 封装内存，最高速率 6400~8533MT/s，采用伪双通道 2×8bit、独立 WCK 读写差分时钟、分离 RDQS/WDQS 选通架构，单卡多颗颗粒并行组网，实现 TB 级瞬时算力带宽。对比桌面 DDR5，LPDDR5 专为低功耗高密度设计：工作电压 VDD/